جستجو پیشرفته
مرور
پروتکل Z3950
فیلتر
منطق فازی
مقدار
فیلتر
شرط
منطق فازی
مقدار
فیلتر
شرط
منطق فازی
مقدار
فیلتر
شرط
منطق فازی
مقدار
فیلتر
شرط
منطق فازی
مقدار
جستجو پیشرفته
نام نوع موجودیت
انتخاب کنید
منابع
مستندات
عبارت جستجو شده
فیلتر بر اساس ویژگی ها
نوع موجودیت
وضعیت مستند
مرور
مجموعه مبدا
فیلتر
عبارت جستجو
فیلتر
شرط
مقدار
فیلتر
شرط
مقدار
فیلتر
شرط
مقدار
فیلتر
شرط
مقدار
جستجو
خانه
ورود
یا
ثبت نام
ورود به سیستم
ورود
یا
ثبت نام
ورود به سیستم
ورود
یا
ثبت نام
ورود به سیستم
خانه
جستجو کردن
کتابخانه شخصی
امانت گرفته
ميزكار
یادداشت
انتخاب
کتاب
پایان نامه / رساله
اعمال
پاک کردن
کتاب
پایان نامه / رساله
همه
منابع
مستندات
همه
قالب کتاب
محل نگهداری
مقطع
عنوان
پدیدآورنده
محل نشر
همکار
ناشر
موضوع
نوع محتوا
وبلاگ
هیچ پست وبلاگ یافت نشد که با معیارهای شما مطابقت داشته باشد.
جست و جو در ليبرا
فیلترها
مرتبط ترین
فیلتر را حذف کنید
تعداد نتايج:
1 مورد
کلمات اخیر جستجو شده
قالب کتاب
(
)
کتاب چاپی
(1)
مقطع
(
)
کارشناسی
(1)
پدیدآورنده
(
)
بهراد، علیرضا ( پدیدآورنده )
(1)
فتحالهی، محسن ( پدیدآورنده )
(1)
محمدزاده، ناصر ( پدیدآورنده )
(1)
نیکرای، محسن ( پدیدآورنده )
(1)
موضوع
(
)
مبدلهای داده
(1)
وریلاگ (زبان توصیفی سختافزار کامپیوتر)
(1)
نوع محتوا
(
)
پایان نامه / رساله
(1)
دسته بندی کتاب ها
غير داستان
داستان
سرگرمیها و صنایع دستی
پزشکی و روانشناسی
علوم انسانی
علم وفناوری
test
test
سبک زندگی
کودک و نوجوان
ناشران
جى.آر.آر تالكين
فتحالهی، محسن
نام (مستندات):
فتحالهی
نام کوچک:
محسن
مرتبط ترین
تعداد نتايج 1
فتحالهی، محسن . طراحی، شبیهسازی و سنتز تبدیل کننده A/D [ ا / دی[ یک کاناله به چند کاناله با Verilog ]وریلاگ]
سازمان منبع:
دانشگاه شاهد ( دانشگاه )
دانشکده فنی و مهندسی ( دانشکده )
رشته مهندسی پزشکی (بالینی) ( رشته تحصیلی )
پدیدآورنده:
فتحالهی، محسن
؛
بهراد، علیرضا ( استاد راهنما )
؛
نیکرای، محسن ( استاد داور )
؛
محمدزاده، ناصر ( استاد داور )
؛
موضوع:
وریلاگ (زبان توصیفی سختافزار کامپیوتر)
،
مبدلهای داده
،
نمود/ نمونه های شیء/ اثر:
طراحی، شبیهسازی و سنتز تبدیل کننده A/D [ ا / دی[ یک کاناله به چند کاناله با Verilog ]وریلاگ]
تاریخ دفاع:
۱۳۸۵
1386/07/24
مقطع:
کارشناسی
پایان نامه / رساله
مرتبط ترین
تعداد نتايج 1
همکاران